登录
注册
一键加入QQ群
友善之臂官方网站
首 页
联系我们
淘宝店铺
维基教程
固件下载
资料汇总
搜索帖子!
NanoPC 系列:
NanoPC-T2
NanoPC-T3 Plus
NanoPC-T4
NanoPC-T6
NanoPC-T6 Plus
NanoPi 系列:
NanoPi-NEO
NEO Core
NEO Air
M1 Plus
Duo2
NEO3
NEO4
M4B
M5
M6
M6V2
核心板:
Smart4418
Core4418
Smart6818
Core6818
SOM-RK3399V2
CM3588
CM3588 Plus
迷你R系列:
NanoPi-R1
R1S
R2S
R2S Plus
Zero2
R3S
R76S
R4S
R5S
R5C
R6C
R6S
热门版块:
友善之臂最新动态
开发板实战手册及教程
友善之臂官方客服中心
ROM发布区
NanoPi 玩家交流区
我的论坛我的贴
默认风格
用户中心首页
编辑个人资料
查看个人资料
好友列表
用户权限查看
积分管理
积分转换
特殊组购买
收藏夹
我的主题
基本统计信息
到访IP统计
管理团队
管理统计
在线统计
会员排行
版块排行
帖子排行
个人首页
我的收藏
好友近况
Linux技术交流区
请教!一个arm920t缓存的问题
友友粉丝快线
开发板销售中心
嵌入式最新资讯
友善之臂最新动态
友善之臂官方客服中心
开发板实战手册及教程
应用方案和定制开发
NanoPi 交流与讨论
NanoPi 玩家交流区
ROM发布区
硬软DIY及开发
嵌入式交流与讨论
Android技术交流区
Linux技术交流区
U-boot技术交流区
WinCE技术交流区
Ubuntu技术交流区
裸机程序和微型OS
OpenWRT讨论区
开发板硬件讨论区
相关资料下载及使用技巧
站点服务
二手交易区
我的论坛我的贴
站务管理与公告
上一主题
下一主题
新 帖
主题 : 请教!一个arm920t缓存的问题
复制链接
|
浏览器收藏
|
打印
l047050525
级别: 新手上路
作者资料
发送短消息
加为好友
UID:
50500
精华:
0
发帖:
1
金钱:
5 两
威望:
1 点
综合积分:
2 分
注册时间:
2011-06-23
最后登录:
2017-09-13
楼主
发表于: 2011-06-23 08:37
只看楼主
|
小
中
大
请教!一个arm920t缓存的问题
arm的io、内存是统一编址的,io地址的内容是易变的,不应该被cache缓存的,内存为了提高效率,应该被缓存的,我的问题是cpu怎样区分io、内存地址的,以便被缓存或不被缓存?当开启mmu时,情况又怎样?
顶端
回复
引用
分享
s2010202069
级别: 新手上路
作者资料
发送短消息
加为好友
UID:
39770
精华:
1
发帖:
32
金钱:
220 两
威望:
44 点
综合积分:
84 分
注册时间:
2011-03-12
最后登录:
2014-11-04
1楼
发表于: 2011-07-01 11:59
只看该作者
|
小
中
大
缓存开启与关闭是程序控制的,要开启缓存机制就要开启MMU,而开启MMU就要设置相应的页表,某一段内存(或者IO空间)是否缓存就是在该页表的对应页表项里面设置的,页表项中的有一个B位和C位,其中C位就是cache的开关位,想进一步了解可以看看MMU页表相关的类容。
顶端
回复
引用
分享
上一主题
下一主题
Linux技术交流区
http://121.40.142.80
访问内容超出本站范围,不能确定是否安全
继续访问
取消访问